# RISC-V

RISC-V是一个基于精简指令集（RISC）原则的开源指令集架构。

RISC-V仅支持小端存储，支持四类指令格式：R/I/S/U。

标准RISC-V编码模式被设计成支持变长指令的扩展，在这个扩展中，每条指令长度可以是16位指令包裹长度的整数倍，并且这些指令包裹必须在16位边界对齐。标准压缩ISA扩展，通过提供压缩的16位指令，减少了代码大小，并放松了对齐要求，允许所有指令对齐到任意 16 位边界，以提高代码密度。

RISC-V架构的存储器读和存储器写指令不支持地址自增自减的模式。

RISC-V存储器访问的基本单位是字节。RISC-V的存储器读和存储器写指令支持8位， 16位， 32位为单位的存储器读写操作，如果是64位架构还可以支持64位为单位的存储器读写操作。

RISC-V架构的整数通用寄存器组，包含32个（I架构）或者16个（E架构）通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个（I架构）或者15个（E架构）为普通的通用整数寄存器。

为使在流水线中能够尽早尽快的读取通用寄存器组，RISC放弃使用“一次读多个寄存器指令”和一次性写多个寄存器指令。存储器访问指令一次性只能访问一个寄存器。RISC-V的指令集编码非常的规整，指令所需的通用寄存器的索引都被放在固定的位置，因此指令译码器可以非常便捷的译码出寄存器索引然后读取通用寄存器组。